Implementierung der physikalischen Schicht in Switches

    Fast alle unsere Switches sind als PHYless deklariert, dies wirft Fragen auf. Was bedeutet das, welche Eigenschaften müssen berücksichtigt werden?

    Bei Twisted Pair ist eine Reichweite von bis zu 100 Metern verfügbar, bei 10GBASE-SR kann die Optik mit 10GBASE-ZR eine Reichweite von 300 Metern bis zu 80 Kilometern übertragen. Die Situation ändert sich radikal, wenn ein Übergang von externen Kabeln zu Leiterplatten erfolgt. Aufgrund der großen Dichte der Signalleitungen wird der Bereich, in dem das Signal intakt bleibt, in Zoll gemessen.

    Für die Kommunikation mit der Switching Matrix (ASIC) verwenden SFP + -Ports eine elektrische Schnittstelle mit der Bezeichnung SFI. Die Transceiver wurden optimiert, um die Größe und den Stromverbrauch zu minimieren. Es ist kein Platz für ein Bügeleisen vorhanden, das die Signalqualität unterstützt. Moderne Switching-ASICs (zum Beispiel Broadcom Trident + und Intel Alta) können SFI-Signale direkt von Ports empfangen. Switches mit dieser Port-Implementierung werden als PHYless bezeichnet. Wenn die Länge der Spuren jedoch nicht zulässt, dass das Signal ohne Verzerrung vom Port zur Matrix geliefert wird, wird ein zusätzlicher Chip mit der Bezeichnung PHY oder SERDES benötigt.



    Was macht er


    Signifikante Signalverzerrungen treten bei einer langen Spurlänge auf. Eine der wichtigsten Funktionen des Chips ist die Kompensation dieses Phänomens, die elektronische Dispersionskompensation (EDC), die für den Betrieb von 10GBASE-LRM und 10GBASE-ER erforderlich ist. Eine Reihe anderer Aufgaben werden ebenfalls ausgeführt:

    1. Konvertieren elektrischer Schnittstellen (z. B. SFI nach XFI oder SFI nach KR).
    2. SERDES - Serielle / Parallele Konvertierung (z. B. eine SFI-Leitung in vier XAUI-Leitungen).
    3. Wiederherstellung und Neueinstellung der Signalintegrität.
    4. Funktionen der physischen Ebene, z. B. PCS-Direktcodierung (Physical Coding Sublayer).


    Eine Übersichtstabelle der Funktionen verschiedener Typen von Implementierungen der physikalischen Schicht in Switches:

    EDC PHYLite PHYRetimerPhyless
    Taktwiederherstellung (Retiming)XXX
    EqualizerXXX
    Singale Konvertierung (zB XLPPI / KR4 <-> XLAUI, XFI <-> SFI) XX
    Auto Gain Control (Regeneration zur Amplitudenregelung)X
    Mikrocontroller und DSP integriertX
    EDC für LRMX
    Roundtrip-Latenz (40 nm, CMOS von BRCM)50 ~ 70 ns5ns<5ns0ns
    Leistungsaufnahme (40nm, COMS von BRCM)500 ~ 700 MW / 10 G Anschluss300 MW / 10GE-Anschluss<300 MW / 10GE-Anschluss0mw
    Zusätzliche Funktionen
    IEEE 1588X
    Synchronisieren EthernetX
    MACSECX
    FCoEX
    BewerbungDSP-basiertes EDC PHY. Treiben Sie SFP + -, QSFP + -Module und Rückwandplatinen an. Unterstützt 10GBASE-LRM / MACsec / 1588 / FCoETreiben Sie SFP + -, QSFP + -Module und Backplanes anSimplex- und Duplex-Equalizer für Front- / Backplane- und Chip-2-Chip-Anwendungen


    Am Beispiel eines Switches mit 48 10G SFP + -Ports und 4 40G QSFP + -Ports ( Eos 400 und ähnlich mit EDC PHY) lassen sich Vor- und Nachteile ableiten:

    Vorteile:
    1. Reduzierter Stromverbrauch um 61 W (240 W -> 179 W).
    2. Verzögerungsreduzierung um 50-70ns.
    3. Erhöhte MTBF und verringerte MTTR.
    4. Deutliche Preissenkung


    Nachteile:
    1. SFP-10G-LRM (Long Reach Multi-Mode) wird nicht unterstützt.
    2. Sie können kein FCoE-Gateway implementieren (es kann jedoch in einem FCoE-Netzwerk funktionieren).


    Wenn Sie kein Netzwerk mit Entfernungen zwischen Knoten über 10 km aufbauen müssen, kein FCoE-Gateway und keine genaue Synchronisierung über das Netzwerk benötigen, ist die Option PHYless vorzuziehen. Es kostet weniger, verbraucht weniger, die Zuverlässigkeit ist höher - was wird sonst noch benötigt?

    Die allermeisten Aufgaben passen in diesen Rahmen :)

    Jetzt auch beliebt: